达尔约束设计时序
编写SYNOPSYS逻辑正版
文俊CompilerH.PrimeTime
CompilerPrimeTime芯片Synopsys
韦斯特集成电路CAD超大规模
ASICSynthesis芯片Advanced
预售SynthesisAdvancedSynopsys
SynopsysSynthesis逻辑海外
预售SynthesisSynopsysLogic
布鲁范德芯片Synopsys
![【正版】综合与时序分析的设计约束 Synopsys设计约束（SDC） [美]斯里达尔u0026middot;甘加](/data/upload/site/5bff9203c429d.png)